연락처 정보

코스 개요

RISC-V 아키텍처 기초 및 생태계 개요

RISC-V ISA 현황 및 산업 채택

  • 오픈 ISA 철학과 RISC-V 국제 표준화 현황
  • RISC-V의 mentale model: 로드-스토어 아키텍처, 레지스터 파일, 바이트 오더링
  • ARM, x86 및 POWER와의 비교: 이종 컴퓨팅 아키텍처를 위한 트레이드오프
  • 생태계 성숙도 평가: SiFive, T-Head, 웨스턴디지털 및 성장하는 오픈소스 실리콘 커뮤니티
  • 표준화된 인터페이스: RISC-V 권한 있는 ISA, 기계 소프트웨어 추상화 계층(MSBL)

메모리 모델 및 ABI 준수

  • 권한 없는 아키텍처 사양: CSR 맵, 예외 처리 및 메모리 계층 구조
  • RV32I / RV64I 명령어 세트 및 크로스 플랫폼 이진 파일 포터블성을 위한 ABI 준수
  • 다중 프로세서 시스템을 위한 메모리 오더링 관례 및 배리어 명령어

RISC-V 어셈블리 프로그래밍 및 컴파일러 툴체인

저수준 명령어 프로그래밍

  • 기본 정수 명령어(I), 곱셈/나눗셈(M), 원자 작업(A) 확장
  • 32비트 및 64비트 RISC-V 타겟을 위한 비트 인식 프로그래밍 전략
  • 임베디드 및 실시간 소프트웨어 시스템을 위한 호출 규약 및 스택 프레임 관리

컴파일러 툴체인 숙달도

  • RISC-X 크로스 컴파일을 위한 LLVM 기반 컴파일러 툴체인: Clang, LLVM, Binutils
  • 베어 메탈 및 RTOS 환경을 위한 링커 스크립트, 섹션 및 메모리 레이아웃 구성
  • 컴파일러 시내식(intrinsic), 최적화 수준 및 프로파일링 기반 코드 튜닝
  • 오픈소스 툴체인 개발 워크플로우: 커스텀 GCC/Clang 툴체인 빌드, 테스트 및 패키징

임베디드 시스템 개발 및 실시간 운영체제(RTOS)

베어 메탈 및 RTOS 프로그래밍

  • RISC-V를 위한 Rust 시스템 프로그래밍: 제로 비용 추상화, 안전하지 않은 메모리 관리 및 베어 메탈 개발
  • No-Std 환경: 커스텀 링커, 디바이스 드라이버 개발 및 메모리 맵 I/O
  • RISC-V 타겟을 위한 Zephyr RTOS 및 Buildroot BSP 개발
  • 퍼페리퍼 인터페이스: GPIO, I2C, SPI, UART 및 DMA 컨트롤러 프로그래밍

전력 및 성능 최적화

  • 클록 게이팅, 파워 도메인 관리 및 저전력 모드 최적화
  • 시뮬레이션 프로파일러 및 하드웨어 성능 카운터를 이용한 사이클 정밀 성능 분석
  • 안전 중요 응용 프로그램의 실시간 인터럽트 지연 시간 튜닝

RISC-V를 위한 리눅스 커널 및 부로더 개발

부 펌웨어 및 부로더 생태계

  • OpenSBI(SBI 사양 구현): 부로더 펌웨어 개발
  • RISC-V에서의 UEFI/EDK II: 현대적인 펌웨어 부 스택 개발
  • RISC-V 싱글보드 컴퓨터를 위한 Coreboot 및 U-Boot 포트링

리눅스 커널 통합

  • RISC-V 메인라인 커널 기여: 디바이스 트리에 오버레이, CPU 토폴로지 및 인터럽트 컨트롤러(AIA) 드라이버 개발
  • 커스텀 SoC 플랫폼을 위한 벤더 BSP 개발 및 커널 구성
  • RISC-V 호스트 시스템 상의 파일 시스템 지원, 네트워킹 스택 및 컨테이너화 지원(Docker, Kubernetes)

RISC-V SoC 설계 및 FPGA 프로토타이핑

멀티코어 SoC 아키텍처 및 통합

  • RISC-V 멀티코어 프로세서를 위한 온 칩 네트워크(NoC) 설계 방법론
  • Axi4/CHI 캐시 일관성 및 프로세서 간 통신 프로토콜
  • 오픈소스 IP 통합: OpenCores, ChIPS 프레임워크 및 벤더 RTL 구성 요소
  • 버스 매트릭스 설계 및 메모리 컨트롤러 통합(DDR, SRAM, eMMC, PCIe)

FPGA 기반 프로세서 프로토타이핑

  • RISC-V 코어(FPGA 합성 및 구현: 예: BOOM, VexRiscv, PULP)의 FPGA 합성 및 구현
  • SystemVerilog Assertions(SVA) 및 UVM 기반 기능 검증 방법론
  • RISC-V 코어 검증을 위한 형식 검증 도구 및 속성 기반 테스트

RISC-V 벡터 확장 및 도메인 특화 가속화

RVV(RISC-V Vector) 확장 심층 분석

  • 벡터 로드/스토어, 벡터 융합 곱하기-더하기(VFMA) 및 행렬 계산 가속화
  • 작업 부하 최적화 SIMD 실행을 위한 가변 길이 벡터 연산(VL, VLEN)
  • DSP 및 ML 워크로드를 위한 벡터 마스크 연산, 세그먼트 제어 및 데이터 유형 유연성

커스텀 DSP 및 도메인 특화 명령어 설계

  • 커스텀 확장 및 CBAR 기반 피연산자 인터페이스를 통한 도메인 특화 가속기 설계
  • 커스텀 명령어 생성 및 코드 배출을 위한 컴파일러 프론트엔드 수정
  • 생산용 SoC에 가속기를 통합하기 위한 하드웨어-소프트웨어 분할 전략

RISC-V에서의 AI 가속화 및 에지 머신 러닝

RISC-V 프로세서를 위한 NPU 설계 및 통합

  • 뉴럴 프로세싱 유닛 아키텍처: 온 칩 AI 가속화를 위한 솔리틱 어레이, 텐서 코어 및 가중치 압축
  • RISC-V에서의 에지 배포를 위한 모델 양자화 기술(INT8, INT4, FP8)
  • 프레임워크 호환성: TensorFlow Lite Micro, ONNX Runtime, PyTorch Edge in RISC-V 타겟

AI 워크로드를 위한 이종 컴퓨팅

  • 실시간 추론 파이프라인을 위한 AI 가속기 NPU와 RISC-V 호스트 CPU의 공동 설계
  • 메모리 서브시스템 최적화: ML 모델 가중치 및 활성화를 위한 HBM/DDR 대역폭 관리
  • 에지 AI 추론 시스템의 열 및 전력 예산 책정

RISC-V에서의 하드웨어 보안 및 기밀 컴퓨팅

물리적 메모리 보호 및 신뢰 실행 환경

  • 물리적 메모리 보호(PMP) 및 페이지 테이블 워커 보안 메커니즘
  • RISC-V를 위한 신뢰 실행 영역/TEE 아키텍처: OP-TEE 통합, SEV 클래스 신뢰 실행 환경
  • 부트 체인 보안: 신뢰의 근원, 안전한 부팅 및 측정된 런치 어테스타션

암호화 가속화

  • RISC-V 암호화 확장(Zk, Zkr, K 확장): SHA, AES, RSA, RSA-PSS 및 ECC 가속화
  • 차세대 RISC-V 프로세서를 위한 포스트 양자 암호학(PQC) 통합
  • 사이드 채널 공격 완화 기술: 상수 시간 프로그래밍, 마스킹 및 하드웨어 난수 생성기

고급 커스텀 아키텍처 및 ISA 확장 설계

도메인 특화 아키텍처 및 커스텀 명령어 확장

  • ISA 확장 설계 방법론: 인코딩, 인코딩 테이블, ABI 영향 분석 및 RISC-V 국제 규격 제출 프로세스
  • 피연산자 디스패치를 위한 CBAR(커스텀 베이스 주소 레지스터)가 있는 커스텀 레지스터 파일 설계
  • 커스텀 확장을 위한 명령어 파이프라이닝, 해저드 감지 및 파이프라인 수정

커스텀 아키텍처 수정의 검증 및 시그오프

  • 커스텀 확장을 위한 테스트벤치 설계: 지시된 vs 제약 랜덤 자극 생성
  • 아키텍처 수정을 위한 회귀 테스트 프레임워크 및 커버리지 기반 검증
  • 상호 운용성 테스트: 커스텀 명령어가 확립된 ABI 제약 내에서 기능하는지 확인

안전 중요 및 자동차 RISC-V 응용

기능 안전 및 자동차 표준 준수

  • RISC-V 자동차 프로세서를 위한 ISO 26262 기능 안전 준수
  • RISC-V 실리콘 IP를 위한 ASIL-Q 분류 및 안전 매뉴얼 개발
  • 안전 중요 RISC-V 시스템을 위한 결정적 인터럽트 처리, 잠금쌍 코어 쌍 및 메모리 보호

산업용 실시간 및 에지 컴퓨팅 응용

  • RISC-V 멀티코어 플랫폼의 IEC 61508 SIL 준수 및 결정적 스케줄링
  • RISC-V를 이용한 산업 IoT 게이트웨이 개발: 연결성, 에지 분석 및 OTA 펌웨어 업데이트 시스템

캡스톤 프로젝트: 엔드 투 엔드 RISC-V 시스템 개발

전 수명 주기 프로젝트

  • 아키텍처 사양: 정의된 사용 사례를 위한 ISA 확장 및 코어 구성 설계
  • SystemVerilog의 RTL 구현, UVM 테스트벤치 및 형식 검증 커버리지
  • FPGA 프로토타이핑, 부 펌웨어 개발 및 베어 메탈 드라이버 스택 통합
  • 커스텀 RISC-V 코어를 위한 리눅스 BSP 및 툴체인 사용자 지정
  • AI 워크로드 배포: NPU 통합, 모델 양자화 및 성능 벤치마킹
  • 보안 검증: PMP 강제 실행, 안전한 부팅 및 암호화 가속화 벤치마킹
  • 기술 아키텍처 문서화, IP 전략 분석 및 크로스펑셔널 팀 프레젠테이션
 21 시간

참가자 수


참가자별 가격

회원 평가 (2)

예정된 코스

관련 카테고리