문의를 보내주셔서 감사합니다! 팀원이 곧 연락드리겠습니다.
예약을 보내주셔서 감사합니다! 저희 팀 멤버 중 한 분이 곧 연락드리겠습니다.
코스 개요
RISC-V 아키텍처 기초 및 생태계 개요
RISC-V ISA의 특징과 산업 도입 현황
- 오픈 ISA 철학과 RISC-V International 표준화 체계
- RISC-V에 대한 개념적 이해: 로드-스토어 아키텍처, 레지스터 파일 및 바이트 정렬 방식
- ARM, x86, POWER와의 비교를 통한 이기종 컴퓨팅 아키텍처별 장단점 분석
- RISC-V 생태계 현황: SiFive, T-Head, Western Digital 및 오픈소스 실리콘 커뮤니티의 역할
- 주요 표준 인터페이스: RISC-V Privileged ISA와 Machine Software Abstraction Layer(MSBL)
메모리 모델 및 ABI 준수 사항
- 비특권 아키텍처 사양: CSR 맵, 예외 처리 메커니즘 및 계층적 메모리 구조
- RV32I/RV64I 명령어 집합과 크로스 플랫폼 바이너리 호환성을 위한 ABI 규칙 준수
- 다중 프로세서 환경에서의 메모리 순서 지정 방식 및 배리어 명령어 활용법
RISC-V 어셈블리 프로그래밍과 컴파일러 툴체인
저수준 명령어 프로그래밍 기법
- 기본 정수 연산(I), 곱셈/나눗셈(M) 및 원자적 연산(A) 관련 확장 명령어 활용법
- 32비트 및 64비트 RISC-V 타겟에 적합한 비트 단위 프로그래밍 전략
- 임베디드 및 실시간 시스템을 위한 호출 규칙과 스택 프레임 관리 방법
컴파일러 툴체인 활용 능력 향상
- LLVM 기반 컴파일러 툴체인: RISC-V 크로스 컴파일링을 위한 Clang, LLVM 및 Binutils 사용법
- 베어메탈 환경 및 실시간 운영체제용 링커 스크립트, 메모리 영역 설정 방법
- 컴파일러 인트린직 활용, 최적화 수준 조절 및 프로파일링 기반 코드 튜닝 기법
- 사용자 정의 GCC/Clang 툴체인 구축 및 배포를 위한 오픈소스 개발 워크플로우
임베디드 시스템 개발과 실시간 운영체제 활용
베어메탈 및 RTOS 기반 프로그래밍
- Rust를 이용한 RISC-V 시스템 프로그래밍: 제로 비용 추상화, 안전하지 않은 메모리 관리 기법 및 베어메탈 개발 방식
- No-Std 환경에서의 링커 설정, 장치 드라이버 개발 및 메모리 매핑된 I/O 활용법
- RISC-V 타겟용 Zephyr RTOS 및 Buildroot BSP 기반 개발 방법
- GPIO, I2C, SPI, UART, DMA 컨트롤러 등 하드웨어 주변장치 인터페이스 프로그래밍
전력 소비 최적화 및 성능 향상 전략
- 클럭 게이팅, 파워 도메인 관리 및 저전력 모드 설정 기법
- 시뮬레이션 프로파일러와 하드웨어 성능 카운터를 활용한 정밀 사이클 단위의 성능 분석 방법
- 안전성이 중요한 애플리케이션을 위한 실시간 인터럽트 응답 지연 시간 최적화 전략
RISC-V용 리눅스 커널 및 부트로더 개발
부팅 펌웨어와 부트로더 생태계 이해
- OpenSBI(SBI 사양 구현체)를 활용한 부트로더 펌웨어 개발 방법
- RISC-V 환경에서의 UEFI/EDK II 기반 현대적 펌웨어 스택 개발 방식
- 단일 보드 컴퓨터용 RISC-V를 위한 Coreboot 및 U-Boot 이식 절차
리눅스 커널 통합 작업 과정
- RISC-V 메인라인 커널 기여 방법: 디바이스 트리 오버레이, CPU 토폴로지 설계 및 AIA 인터럽트 컨트롤러 드라이버 개발
- 사용자 정의 SoC 플랫폼용 벤더별 BSP 개발과 커널 설정 방법
- RISC-V 호스트 환경에서의 파일 시스템 지원, 네트워크 스택 구현 및 Docker, Kubernetes 기반 컨테이너 활용 방안
RISC-V SoC 설계와 FPGA 프로토타입 제작
다중 코어 SoC 아키텍처 통합 방식
- RISC-V 다중 코어 프로세서용 NoC(네트워크-온-칩) 설계 방법론
- Axi4/CHI 기반 캐시 일관성 유지 및 프로세서 간 통신 프로토콜 구현법
- OpenCores, ChIPS Framework 등 오픈소스 IP 자산과 벤더 제공 RTL 컴포넌트의 통합 전략
- 버스 매트릭스 설계 및 DDR, SRAM, eMMC, PCIe와 같은 메모리 컨트롤러 통합 절차
FPGA 기반 프로세서 프로토타입 제작 과정
- BOOM, VexRiscv, PULP 등 다양한 RISC-V 코어를 FPGA에 구현하기 위한 합성 및 구현 단계
- SystemVerilog Assertions(SVA)와 UVM 기반 기능 검증 수행 방법
- RISC-V 코어 검증을 위한 포멀 검증 도구 활용법 및 속성 기반 테스트 전략
RISC-V 벡터 확장과 도메인 특화 가속 기술
RVV(RISC-V Vector) 확장 기능 심층 이해
- 벡터 데이터 로드/스토어, 벡터 기반 곱셈-누산(VFMA) 연산 및 행렬 계산 가속화 방법
- 워크로드에 최적화된 SIMD 실행을 위한 가변 길이 벡터 운영(VLEN 활용법)
- DSP 및 머신러닝 작업에 적합한 벡터 마스크 설정, 세그먼트 제어 및 다양한 데이터 타입 지원 기능
맞춤형 DSP 및 도메인 특화 명령어 설계 방안
- 사용자 정의 확장명령어 설계와 CBAR 기반 피연산자 인터페이스 구현 전략
- 맞춤형 명령어 생성 및 코드 발생을 위한 컴파일러 프론트엔드 수정 방법
- 실제 SoC 제작 시 가속기 하드웨어와 소프트웨어 간의 효율적 분업 구조 설계 방안<\/li>
RISC-V 환경에서의 AI 가속 및 엣지 머신러닝 적용
RISC-V 프로세서용 NPU 설계 및 통합 기법
- 심층 신경망 처리를 위한 신경망 처리 장치 아키텍처: 싸이클로픽 배열 구조, 텐서 코어 활용 및 온칩 AI 가속화 기술
- RISC-V 기반 엣지 환경에서의 모델 양자화 기법: INT8, INT4, FP8 사용 전략
- TensorFlow Lite Micro, ONNX Runtime, PyTorch Edge 등 주요 프레임워크의 RISC-V 타겟 호환성 검증 방법
AI 워크로드 처리를 위한 이기종 컴퓨팅 구조 활용
- RISC-V 중앙처리장치와 AI 가속기 NPU 간의 실시간 추론 파이프라인 연동 방식
- 머신러닝 모델 파라미터 및 활성화값 저장을 위한 HBM/DDR 메모리 대역폭 최적화 전략
- 엣지 AI 추론 시스템 구현 시 발열 제어와 전력 예산 관리 방안
RISC-V 환경에서의 하드웨어 보안 및 컨피덴셜 컴퓨팅 기법
물리적 메모리 보호와 신뢰할 수 있는 실행 환경 구축
- 물리적 메모리 보호(PMP) 기능과 페이지 테이블 워커 보안 매커니즘 활용법
- RISC-V 기반 보안 엔클레이브/TEE 아키텍처: OP-TEE 통합 및 SEV급 신뢰 실행 환경 구현 전략
- 신뢰할 수 있는 부팅 경로 설계: 루트 오브 트러스트 확립, 보안 부팅 절차 및 인증 기반 시스템 시작 방식
암호화 가속 기술 활용 방안
- RISC-V 암호화 확장 기능(Zk, Zkr, K 확장): SHA, AES, RSA, ECC 알고리즘 하드웨어 가속 전략
- 차세대 RISC-V 프로세서를 위한 양자컴퓨팅에 안전한 암호화 기술(PQC) 통합 방안
- 일정 시간 내 실행되는 코드 유지, 마스킹 기법 및 하드웨어 난수 생성기를 활용한 측면 채널 공격 방어 전략
고급 맞춤형 아키텍처 및 ISA 확장 설계 방법
도메인 특화 아키텍처와 사용자 정의 명령어 확장법
- 사용자 정의 명령어 설계 절차: 인코딩 방식 설정, 인코딩 테이블 작성 및 ABI 영향 평가 방법
- CBAR(Custom Base Address Registers)를 활용한 사용자 정의 레지스터 파일 구현 전략
- 맞춤형 확장 명령어 도입 시 발생할 수 있는 명령어 파이프라인 충돌 예측 및 최적화 방안
사용자 정의 아키텍처 변경 사항 검증 방법
- 맞춤형 확장 명령어 테스트베이스 설계: 제한된 시나리오 및 무작위 입력 기반 자극 생성 전략
- 기존 아키텍처의 안정성을 지속적으로 보장하기 위한 회귀 테스트 프레임워크 구축법
- 사용자 정의 명령어가 기존 ABI 규칙을 준수하는지 검증하는 상호운영성 시험 절차
안전성이 중요한 산업 및 자동차 분야에서의 RISC-V 활용 방안
기능적 안전 보장과 자동차 표준 준수 전략
- RISC-V 자동차 프로세서에 대한 ISO 26262 기능 안전 규격 준수 절차
- ASIL-Q 등급 분류 체계 적용 및 RISC-V 실리콘 IP용 안전 매뉴얼 작성 방법
- 안전 필수 요구사항 충족을 위한 결정론적 인터럽트 처리, 락스텝 코어 쌍 운영 방식 및 메모리 보호 절차
산업용 실시간 및 엣지 컴퓨팅 활용 전략
- RISC-V 다중 코어 플랫폼에서의 IEC 61508 SIL 규격 준수와 결정론적 스케줄링 구현 방법
- 산업용 IoT 게이트웨이 개발 방안: RISC-V 기반 네트워크 접속 기능, 엣지 분석 기능 및 무선 펌웨어 업데이트 시스템 구축 전략
캡스톤 프로젝트: 종단 간 RISC-V 시스템 개발 실습
전체 수명주기 기반 프로젝트 진행 과정
- 특정 용도에 맞는 아키텍처 사양 설계: ISA 확장 구성 및 코어 기능 정의 단계
- SystemVerilog 기반 RTL 구현, UVM 테스트베이스 작성 및 포멀 검증 수행 절차
- FPGA 프로토타입 제작, 부팅 펌웨어 설계 및 베어메탈 드라이버 스택 통합 단계
- 사용자 정의 RISC-V 코어를 위한 리눅스 BSP 구축과 전용 툴체인 맞춤화 작업
- AI 워크로드 배포: NPU 연동, 모델 양자화 적용 및 성능 벤치마킹 수행 방법
- 보안 기반 검증 절차: PMP 적용 확인, 보안 부팅 기능 테스트 및 암호화 가속 기술의 실제 효과 측정법
- 기술 아키텍처 문서 작성, IP 자산 전략 수립 및 여러 분야 전문가가 참여하는 최종 발표 준비 과정
요건
별도의 사전 요구 조건 없음.
21 시간
회원 평가 (2)
트레이너의 설명과 상호작용이 정말 훌륭했습니다. 비록 제가 아마 경험 부족이었을지라도 많은 것을 배웠습니다!
Pieter Bruynseels - Spot Buy Center BV
코스 - Design Patterns
기계 번역됨
우리가 사용한 플랫폼이 정말 좋았습니다. 매우 직관적이고 사용하기 쉬웠어요. 타입스크립트 섹션, 네임스페이스와 모듈에 대한 부분도 마음에 들었습니다.
Robert - DB Global Technology
코스 - JavaScript - Advanced Programming
기계 번역됨
